

13. *Vikas Hassija, Vinay Chamola, Dara Nanda Gopala Krishna and Mohsen Guizani*. A Distributed Framework for Energy Trading Between UAVs and Charging Stations for Critical Applications. *Fellow IEEE*, 2020.
14. *Li Li, Jie Wu, Yixiang Xu, Jun Che, Jin Liang*. Energy-controlled Optimization Algorithm for Rechargeable Unmanned Aerial Vehicle Network, *2017 12th IEEE Conference on Industrial Electronics and Applications (ICIEA)*, 2017, Vol. 43, pp. 1337-1342.
15. *Kostyukov V.A., Pshikhopov V.Kh.* The system of decentralized control of a group of mobile robotic means interacting with charging stations, *Sb. trudov "Frontiers in Robotics and Electromechanics"* [Collection of works "Frontiers in Robotics and Electromechanics"]. Izd-vo Springer, 2022 (accepted for publication).
16. *Narayanan Ragkhu (Raghu Narayanan)*. Vybor katushek dlya besprovodnykh zaryadnykh ustroystv [Selection of coils for wireless chargers], *Komponenty i tekhnologii* [Components and technologies], 2015, No. 9.
17. *Fetisov V.S., Novikova K.O., Ovchinnikov A.V.* Podzaryadka bespilotnykh letatel'nykh apparatov s vertikal'nym vzletom-posadkoy na kontaktnykh platformakh s adaptiruemoi shirinoy kontaktnykh polos [Recharging unmanned aircraft vehicles with vertical take-off and landing on contact platforms with adaptable contact band width], *Elektrotekhnicheskie i informatsionnye komplekсы i sistemy* [Electrical and information complexes and systems], 2023, Vol. 19, No. 2, pp. 80-89. ISSN 1999-5458 (print).
18. *Semenov A.G.* Stantsiya avtomaticheskoy zameny akkumulyatorov dlya bespilotnykh letatel'nykh apparatov (BPLA) i sposob ee ispol'zovaniya [Automatic battery replacement station for unmanned aerial vehicles (UAVs) and method of its use]. Patent RU 2018129276, 09.08.2018.
19. *Venttsel' E.S.* Teoriya veroyatnostey [Probability theory]. Moscow: Izd-vo «Nauka», 1969, 576 p.
20. *Stentz A.* Optimal and efficient path planning for partially known environments, *In Intelligent Unmanned Ground Vehicles*. Springer, Boston, MA, USA, 1997, pp. 203-220.

Статью рекомендовал к опубликованию д.т.н. Ю.А. Кравченко.

**Костюков Владимир Александрович** – АО НКБ «РиСУ»; e-mail: wkost-einheit@yandex.ru; г. Таганрог, Россия; к.т.н.; с.н.с.

**Бутенко Максим Юрьевич** – e-mail: butenko@sfedu.ru; инженер.

**Гисцов Владислав Геннадьевич** – e-mail: giscov@sfedu.ru; инженер-исследователь.

**Евдокимов Игорь Дмитриевич** – e-mail: ievdokimov@sfedu.ru; инженер-исследователь.

**Kostyukov Vladimir Alexandrovich** – Joint-Stock Company "Robotics and Control Systems"; e-mail: wkost-einheit@yandex.ru; Taganrog, Russia; cand. of eng. sc.; senior researcher.

**Butenko Maxim Yurievich** – e-mail: butenko@sfedu.ru; region; engineer.

**Gistsov Vladislav Gennadievich** – e-mail: giscov@sfedu.ru; research engineer.

**Evdokimov Igor Dmitrievich** – e-mail: ievdokimov@sfedu.ru; research engineer.

УДК 004.272.44

DOI 10.18522/2311-3103-2023-6-150-162

**И.И. Левин, Д.А. Сорокин, А.В. Касаркин**

### **АРХИТЕКТУРА ФУНКЦИОНАЛЬНЫХ УСТРОЙСТВ ЦФВМ**

*Статья посвящена проблемам развития цифровых фотонных вычислительных машин, которые наряду с квантовыми компьютерами являются одним из возможных способов преодоления кризиса производительности вычислительной техники. Реализация обработки данных в цифровых фотонных вычислительных машинах на частотах терагерцового уровня потенциально обеспечивает производительность, превосходящую на два и более*

десятичных порядков производительность самых современных вычислительных систем. Современные исследования говорят о перспективности развития цифровой фотоники, способной обеспечить производительность, существенно превосходящую производительность микроэлектронных вычислителей при одинаковой точности вычислений. При этом в большей степени усилия исследователей направлены на создание цифровых фотонных логических элементов, в то время как вопросы архитектуры рассматриваются весьма поверхностно. Авторы рассматривают проблемы разработки архитектуры цифровой фотонной вычислительной машины, которая могла бы обеспечить решение широкого класса вычислительно трудоёмких задач в структурной парадигме. Показано, что для использования данной парадигмы вычислений подсистема синхронизации и коммутации должна иметь иерархическую топологию с возможностью настройки информационных связей как в процессе программирования фотонной машины, так и в процессе решения задач. Рассматриваются принципы обеспечения быстродействия и точности решения задач на цифровой фотонной вычислительной машине при выбранном способе представления данных. Авторы разработали в базе фотонной логики модели функциональных устройств основных арифметических операций: сложения и умножения в стандарте IEEE 754. Устройства реализованы по схеме линейного конвейера с обработкой младшими разрядами вперёд. В отличие от традиционной микроэлектроники предлагаемый подход к построению конвейерных функциональных устройств не предполагает использование регистров-защёлок, реализация которых в цифровой фотонной логике приводит к избыточным аппаратным затратам. Также при построении вычислительных схем ограничен коэффициент разветвления аппаратных информационных связей между логическими элементами, что позволит снизить проблему затухания сигналов. На ПЛИС выполнено макетирование разработанных функциональных устройств сложения и умножения и оценена производительность реализуемых на ЦФВМ вычислительных структур, подобных структурам, возникающим в задачах математической физики при выполнении операций типа «умножение матрицы на вектор».

*Цифровая фотонная вычислительная машина; архитектура ЦФВМ; функциональные устройства; структурная парадигма вычислений.*

**I.I. Levin, D.A. Sorokin, A.V. Kasarkin**

## **THE ARCHITECTURE OF FUNCTIONAL DEVICES OF THE DIGITAL PHOTONIC COMPUTER**

*The paper covers the problems of the development of digital photonic computers. Along with quantum computers, they are one of the possible ways to overcome the crisis of computing performance. The data processing implementation in digital photonic computers at terahertz frequencies potentially provides the performance exceeding by two or more decimal orders of magnitude the performance of the most modern computing systems. Modern research suggests the prospects for the development of digital photonics. It can provide the performance, significantly exceeding the performance of microelectronic computers with the same calculation accuracy. At the same time, largely, the efforts of researchers are aimed at creating digital photonic logic elements, while architectural issues are considered very superficially. The authors consider the development problems of the digital photonic computer architecture, which could provide a solution to a wide class of computationally time-consuming problems in the paradigm of structural calculations. It is shown that the synchronization and switching subsystem must have a hierarchical topology with the configuration of information links both in the programming process of a photonic computer and in the process of solving problems to use this calculation paradigm. The principles of ensuring the performance and accuracy at solving problems on digital photonic computer with the chosen data representation method are considered. The authors have developed models of functional devices of basic arithmetic operations in the basis of photonic logic: the addition and multiplication in the IEEE 754 standard. The devices are implemented according to the scheme of linear conveyor with low-order processing forward. Unlike traditional microelectronics, the proposed approach to the construction of conveyor functional devices does not involve the use of latch registers. Its implementation leads to excessive hardware costs in digital photonic logic. In addition, the branching factor of hardware information links between logical elements is limited at development the computational circuits. This will reduce*

*the problem of signal attenuation. The FPGA has been used to prototype the developed functional addition and multiplication devices and to evaluate the performance of computing structures, implemented on DPC, similar to structures in mathematical physics problems at performing operations such as "matrix multiplication by vector".*

*Digital photonic computer; architecture of DPC; functional devices; paradigm of structural calculations.*

**Введение.** Успешное проведение научных исследований и технических разработок тесно связано с наличием высокопроизводительных вычислительных систем, а также с возможностью своевременного увеличения скорости и качества решения трудоёмких задач. Однако развитие элементной базы высокопроизводительных систем замедляется [1]. В современной микроэлектронике это обусловлено достижением физических пределов увеличения тактовых частот и степени интеграции [2], а в активно продвигаемых квантовых вычислениях [3] – технологическими проблемами изоляции системы от «белого шума», плохой повторяемостью и точностью экспериментов [4, 5].

Возможным вариантом преодоления кризиса производительности вычислительной техники могут быть цифровые фотонные вычислительные машины (ЦФВМ) – устройства, вычисления в которых производятся с помощью светового потока, излучаемого лазером, что аналогично электрическому току, создаваемому генератором, в современной микроэлектронике. При этом для обеспечения высокой скорости и точности вычислений в процессе решения задач целесообразно разрабатывать полностью цифровую фотонную вычислительную машину, обработка информации в которой выполняется фотонными логическими вентилями, такими как NOT, AND, OR [6, 7], а также построенными на их базе триггерами и функциональными устройствами. Кроме того, важным является выбор такой архитектуры ЦФВМ, которая в отсутствие ближайших перспектив создания фотонной памяти [8–11] нивелирует традиционные проблемы «бутылочного горла», а также обеспечит соответствие частот передачи данных и скорости выполнения преобразований над ними.

Данная статья посвящена описанию предлагаемой авторами архитектуры ЦФВМ, её функциональных компонент, реализующих арифметические преобразования, а также системы связи между ЦФВМ и внешними источниками и приёмниками данных. Первый раздел содержит краткий обзор современных достижений в области фотонных вычислителей и оценку возможности их применения для решения трудоёмких задач. Во втором разделе приведено краткое описание предлагаемой архитектуры ЦФВМ со структурной организацией вычислений. В третьем разделе показана реализация функциональных устройств (ФУ) для операций сложения и умножения нормализованных чисел с плавающей запятой в стандарте IEEE 754 с одноразрядными входными каналами данных в базисе ЦФВМ. В четвертом разделе приведена оценка ожидаемой эффективности ЦФВМ при использовании разработанных ФУ. В заключении анализируются полученные результаты.

**Обзор современных работ по фотонным вычислителям.** Интерес к построению вычислительных систем, в которых информация передаётся световым потоком, зародился в конце 50-х и начале 60-х годов прошлого века. Перспектива решения сложных задач с околосветовой скоростью побудила значительный прогресс в создании соответствующей элементной базы, что привело к появлению отдельного класса устройств – оптических корреляторов [12]. Принцип действия данных вычислителей основан на сравнении сигналов с помощью линзы Фурье [13], а обработка информации ведётся в аналоговом формате, которому свойственны все достоинства и недостатки аналоговых машин. Поэтому ещё с конца 80-х и начала 90-х годов прошлого века стала очевидна необходимость интеграции кор-

реляторов и цифровых вычислительных машин. Например, в 1990 году компания Bell Labs представила первый макет оптического компьютера [14]. В 1991 году компания OptiComp представила 32-разрядный оптический компьютер общего назначения DOC II [15]. В 2015 году лаборатория ORNL провела ряд исследований по оценке скорости решения задачи БПФ на вычислительной системе EnLight Alpha, построенной на оптическом процессоре EnLight 256, в сравнении с вычислительной системой, построенной на двух процессорах Intel Xeon 2 ГГц. Проведенные исследования показали более чем 13000-кратное ускорение по времени решения задачи, достигаемое на EnLight Alpha, но, как отмечают исследователи из ORNL, скорость вычислений находится в обратной зависимости от точности [16].

Подобные компьютеры представляют собой гибридные системы, когда основные вычисления выполняет аналоговый преобразователь, а функции подготовки, передачи и хранения данных выполняют традиционные микроэлектронные компоненты. В настоящее время продолжается развитие оптико-электронных гибридов по двум направлениям: по пути наращивания вычислительных характеристик оптических корреляторов за счёт повышения разрешения и быстродействия средств модуляции или применения инвариантных корреляторов в сочетании с методами интеллектуального анализа данных [12]. Эти технологии позволяют обрабатывать информацию с пропускной способностью на уровне десятков гигабит в секунду и получать удовлетворяющее по качеству решение задач из области анализа изображений. Но для многих современных трудоёмких задач из таких областей, как газодинамика и молекулярная динамика, физика плазмы и инерциального термоядерного синтеза и многих других, оптические корреляторы и системы на их основе неприменимы, поскольку требуется выполнять обработку в высокоточных форматах представления данных. Высокую скорость вычислений в процессе решения указанных задач с обеспечением точности на уровне стандарта IEEE 754 или подобного могут обеспечить только полностью цифровые фотонные вычислительные машины.

В настоящее время в России [17, 18] и за рубежом [19–21] ведутся исследования в большей степени логических элементов, выполняющих операции над световыми импульсами и обеспечивающих полнофункциональный базис ЦФВМ. В то же время проблеме выбора архитектуры перспективной ЦФВМ и методам организации вычислений посвящено немного работ [22, 23].

В работе [22] рассмотрены структура и принципы реализации ЦФВМ, которые соответствуют редуцированной модели вычислений. Редуцированная модель путем рекурсивного анализа алгоритма решения задачи формирует потоковый граф обработки данных. Последовательность операций графа динамически отображается на вычислительный ресурс системы, поэтому данные постоянно курсируют по коммутационной сети от одного функционального устройства (ФУ) системы к другому, а оперативная память для хранения промежуточных вычислений не требуется. При этом один ФУ либо выполняет запрошенную операцию, либо хранит одно валидное данное. Поиск путей обмена между ФУ, реализующими операции графа, выполняется постоянно.

Однако при обмене между ФУ неизбежны конфликты и, соответственно, временные потери. Это может быть устранено только полносвязной коммутационной системой, требующей больших расходов на оборудование. Если же коммутационная система не будет полносвязной, то при решении реальной прикладной задачи большая часть ФУ будет занята не выполнением непосредственных вычислений, а хранением промежуточных результатов и их передачей для последующих вычислений в другие ФУ. Вычислительное оборудование будет задействовано неэффективно.

В работе [23, 24] описана архитектура ЦФВМ на основе структурной парадигмы вычислений. При структурных [25] вычислениях ФУ выполняют только информационно значимые преобразования, и выполняется конвейерная обработка данных в темпе их поступления на входы ФУ. Все информационно незначимые операции, такие как обмен или выбор источника данных реализованы путем пространственной коммутации и синхронизации. Результаты обработки по физическим каналам потоком [26] поступают на следующие ФУ в соответствии с информационным графом задачи [27], а не буферизируются в памяти. Это позволяет минимизировать память для хранения результатов промежуточных вычислений и сократить требования по пропускной способности к фотонно-электронным интерфейсам обмена данными с внешними устройствами. Предложенные решения нацелены на эффективное использование доступного вычислительного ресурса и сохранения преимущества высокой частоты обработки данных в ЦФВМ над микроэлектронными устройствами.

**Архитектура ЦФВМ со структурной организацией вычислений.** В рамках структурной парадигмы высокая эффективность при решении трудоёмких задач может быть достигнута при равенстве (согласованности) темпа обмена данными между всеми компонентами системы: оперативной памятью и вычислительными узлами системы, темпа обработки данных в узлах и передачи между ними.

Обработка данных в ЦФВМ предполагается на частоте порядка 1 ТГц [7], а современные технологии микроэлектроники обеспечивают обмен с оперативной памятью на частоте порядка 1 ГГц. Поэтому для каждого разряда канала между оперативной памятью и ЦФВМ поток необходимо мультиплексировать. На рис. 1 показана архитектура ЦФВМ.




Рис. 1. Архитектура ЦФВМ

Поскольку предполагается решение задач в структурной парадигме вычислений, то подсистема коммутации и синхронизации должна обладать высокой связностью. Однако построение наиболее эффективных полносвязных коммутаторов сопряжено с факториальным ростом аппаратных затрат при линейном увеличении

числа ФУ. Это приведёт к использованию большей части фотонной логики на коммутацию вместо вычислений, то есть к нарушению основного принципа структурной парадигмы вычислений: использование большей части аппаратного ресурса системы непосредственно на вычисления и меньшей части – на организацию информационно незначимых операций. Поэтому в предлагаемом варианте построения ЦФВМ подсистема коммутации и синхронизации имеет иерархическую топологию [23], которая обеспечивает более эффективное использование аппаратного ресурса при решении различных задач, отличающихся количеством задействованных ФУ и связностью между ними.

Статические коммутаторы первого и второго уровней (СКур.1, СКур2.) обеспечивают пространственную реализацию информационных зависимостей решаемой задачи на этапе программирования ЦФВМ. Для этого на управляющие входы СК подаются конфигурационные параметры, сформированные на этапе трансляции программы ЦФВМ. Конфигурационные параметры не могут меняться в процессе решения задачи. На этапе обработки данных вопросы согласования потоков операндов решают блоки динамической синхронизации (БО<sub>1</sub>,..., БО<sub>p</sub>,..., БО<sub>r</sub>,..., БО<sub>s</sub>).

Эффективность ЦФВМ во многом будет зависеть от устройств СК и БО. Однако для обеспечения высокой производительности ЦФВМ при построении ФУ должны быть учтены особенности фотонной логики, такие как: сложность создания регистров-защёлок и буферных элементов памяти, высокие ограничения к степени разветвлённости сигналов, быстрое затухание сигнала при прохождении многоуровневой логики, сложность построения многоходовых логических элементов и др.

**Реализация функциональных устройств в базисе ЦФВМ.** Вычислительно трудоёмкие задачи математической физики, цифровой обработки сигналов и многие другие задачи требуют высокой точности выполнения арифметических операций. Поэтому обработка данных, как правило, выполняется в формате 32- или 64-разрядной плавающей запятой (стандарт IEEE 754). Соответственно разрабатываемые ФУ ЦФВМ должны поддерживать данный стандарт. Кроме того, при структурной организации вычислений высокой эффективности можно добиться, если ФУ будут обрабатывать данные в темпе их поступления.

В работе [23] было показано, что число каналов памяти с большой вероятностью станет критическим ресурсом при проектировании ЦФВМ. Соответственно требуется подбирать оптимальную разрядность каналов памяти с сохранением частоты обработки данных порядка 1ТГц. В пределе возникает необходимость обрабатывать данные в последовательных кодах.

Рассмотрим структуру ФУ, выполняющих основные арифметические операции суммирования/вычитания и умножения в стандарте IEEE 754. Операнды будут подаваться на входы ФУ последовательно, младшими разрядами вперед. Блок-схема ФУ, выполняющего операцию суммирования двух нормализованных чисел ( $C=A+B$ ) в формате плавающей запятой, представлена на рис. 2.




Рис. 2. Блок-схема сумматора IEEE754 с одnorазрядными входными каналами данных

В соответствии с алгоритмом выполнения операции суммирования в стандарте IEEE754 из входных операндов  $A$  и  $B$  на демультиплексорах DMX<sub>1</sub> и DMX<sub>2</sub> выделяются соответственно порядки  $Pr_a$ ,  $Pr_b$  и мантиссы  $Mn_a$ ,  $Mn_b$ . В вычитателе  $sub\_fx$  определяется разность порядков  $sub$ , на основании которой выбирается мантисса меньшего из чисел и денормализуется в блоке shift. После этого в сумматоре  $sum\_fx$  складываются мантисса большего числа и денормализованная мантисса меньшего числа, полученная сумма округляется в блоке rnd и нормализуется в блоке norm. В блоке corr осуществляется коррекция порядка. Результирующие мантисса  $Mn_c$  и порядок  $Pr_c$  конкатенируются на мультиплексоре MX<sub>4</sub> и выдаются через одноразрядный канал  $C$ .

Основными вычислительными блоками в структуре сумматора IEEE754 являются ФУ, реализующие целочисленные операции: сумматор  $sum\_fx$  и вычитатель  $sub\_fx$ . Их блок-схемы представлены на рис. 3.



а – сумматор  $sum\_fx$ ;б – вычитатель  $sub\_fx$ 

Рис. 3. Блок-схемы целочисленных ФУ

Для реализации сумматора потребуются следующие элементы: два исключающих «или» =1, три «и» &, одно «или» 1 и два триггера Т. Вычитатель содержит аналогичные элементы, отличие в двух элементах «и» – в вычитателе они имеют инверсный вход.

Поскольку вычисления одноразрядные, то при выполнении операций суммирования/вычитания необходимо формировать отложенный перенос/заём  $carry$ . Если в результате обработки текущей пары бит возникает  $carry$ , то он будет учтен как при вычислении результата сложения  $C$ , так и при формировании  $carry$  от следующей пары бит. Маркер  $Mr$  определяет границы текущих операндов  $A$  и  $B$ , а также блокирует возможное распространение сигнала  $carry$  в процесс обработки следующей пары операндов.

Блок-схема ФУ, выполняющего операцию умножения ( $C=A \cdot B$ ) двух нормализованных чисел в формате плавающей запятой, представлена на рис. 4.




Рис. 4. Блок-схема умножителя IEEE754 с одноразрядными входными каналами данных

В соответствии с алгоритмом выполнения операции умножения в стандарте IEEE754 из входных операндов  $A$  и  $B$  на демультиплексорах  $DMX_1$  и  $DMX_2$  выделяются соответственно порядки  $Pr_a$ ,  $Pr_b$  и мантиссы  $Mn_a$ ,  $Mn_b$ . После этого в сумматоре  $sum\_fx$  порядки складываются, а мантиссы перемножаются на умножителе  $mul\_fx$  с последующим округлением в блоке  $rnd$  и нормализацией в блоке  $norm$ . В блоке  $corr$  осуществляется коррекция порядка. Результирующие мантисса  $Mn_c$  и порядок  $Pr_c$  конкатенируются на мультиплексоре  $MX$  и выдаются через одноразрядный канал  $C$ .

Основными вычислительными блоками умножителя IEEE754 являются ФУ, реализующие целочисленные операции: сумматор  $sum\_fx$  и умножитель  $mul\_fx$ . Сумматор был рассмотрен ранее, рассмотрим блок  $mul\_fx$  реализующий целочисленную операцию последовательного умножения. Его блок схема представлена на рис. 5.




Рис. 5. Блок схема  $mul\_fx$

Умножитель  $mul\_fx$ , кроме описанных выше элементов «и»  $\&$ , Т и  $sum\_fx$ , содержит блоки  $fix\_a_i$  и  $fix\_b_i$ , реализующие функции регистров-защёлок для удержания в течении  $2 \cdot \rho$  тактов  $i$ -х разрядов  $a_i$  и  $b_i$  мантисс  $Mn_a = \langle a_0, a_1, a_2, \dots, a_{\rho-1} \rangle$  и  $Mn_b = \langle b_0, b_1, b_2, \dots, b_{\rho-1} \rangle$ , где  $\rho$  – разрядность перемножаемых мантисс  $Mn_a$ ,  $Mn_b$ . Все остальные разряды  $\langle a_{i+1}, \dots, a_{\rho-1} \rangle$  и  $\langle b_{i+1}, \dots, b_{\rho-1} \rangle$  умножаются соответственно на  $a_i$

и  $b_i$ . Формируемые частичные суммы поступают на дерево одноразрядных сумматоров  $\sum f_{p+1}, \dots, f_k$  для формирования произведения в канале  $C$ . Так как разрядность  $C$  равна сумме разрядностей множителей  $A$  и  $B$ , то чтобы последующие операнды на вход можно подавать со скважностью 2.

В приведенной модели глубина логики не больше четырех элементов, а наибольшая степень разветвлённости сигналов равняется четырем, что теоретически соответствует требованиям к глубине логики и разветвленности сигналов в ФУ ЦФВМ. В результате проблема затухания сигнала стоит не так остро, что позволит реализовать ФУ на требуемой частоте (порядка 1 ТГц).

ФУ реализуемы при наличии какого-либо базиса логических элементов и синхронных RS-триггеров, достаточной коммутационной системы и могут быть подвергнуты существенной переработке в зависимости от элементной базы примитивов.

**Оценка эффективности предлагаемых решений.** Исследования производительности ЦФВМ со структурной организацией вычислений проводились на функциональном макете ЦФВМ, выполненном на РВС «Терциус-2Т» [28]. Синтезирована вычислительная структура умножения матрицы на вектор с последовательной обработкой данных младшими разрядами вперёд в стандарте IEEE 754, включающая в себя 50 сумматоров и 50 умножителей и работающая на частоте 500 МГц. Функциональная работоспособность предлагаемых решений полностью подтверждена. Исследования показали, что при условии реализации вычислительной структуры в базисе ЦФВМ на частоте 1 ТГц будет достигнута производительность, которую можно оценить по формуле:

$$P = \frac{f}{\rho \cdot D} \cdot N = \frac{10^{12}}{32 \cdot 3} \cdot 100 = 1,041 \text{ ТФлопс},$$

где  $f$  – частота работы устройства,  $N$  – число устройств,  $\rho$  – разрядность операндов;  $D$  – скважность данных. Скважность необходима из-за увеличения разрядности промежуточных значений.

Для сравнения: ядро процессора Intel Core i5-9600K, работающего на частоте 3,7 ГГц, имеет пиковую производительность 6,29 ГФлопс [[https://setiathome.berkeley.edu/cpu\\_list.php](https://setiathome.berkeley.edu/cpu_list.php)]. Таким образом, всего 100 одноразрядных ФУ, построенных на фотонной логике на основе рассмотренных схем, имеют производительность в 160 раз большую по сравнению с ядром процессора.

**Заключение.** Описанные в статье архитектура ЦФВМ и подходы к построению функциональных устройств в перспективе позволят эффективно задействовать доступный вычислительный ресурс ЦФВМ и сохранить выигрыш по производительности над микроэлектронными устройствами за счёт более высокой частоты обработки данных.

Предложенные схемы построения основных арифметических операций в стандарт IEEE 754 обеспечивают базовый функционал в ходе решения задач математической физики. Дальнейшие исследования предлагаемой архитектуры ЦФВМ и развитие функциональных возможностей её элементов потенциально позволяют расширить класс эффективно решаемых на ЦФВМ задач, требующих высокой точности вычислений.

Проведенные авторами оценки показывают, что ЦФВМ с архитектурой потоков данных и структурной организацией вычислений при решении вычислительно-трудоемких задач математической физики в настоящее время имеют потенциальную возможность обеспечить производительность, превосходящую на два и более десятичных порядка производительность современных вычислительных систем.

*Исследование выполнено в рамках научной программы Национального центра физики и математики (проект «Национальный центр исследования суперкомпьютеров»).*

## БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. *Черняк Л.* Закон Амдала и будущее многоядерных процессоров // Открытые системы. СУБД. – 2009. – № 04. – URL: <https://www.osp.ru/os/2009/04/9288815/> (дата обращения 15.09.2023).
2. *Moore Gordon.* No Exponential is Forever: But “Forever” Can Be Delayed! // International Solid–State Circuits Conference (ISSCC), 2003. Session 1. Plenary 1.1. of the IEEE, November 2003. – Vol. 91, No. 11. – P. 1934-1939.
3. *Benioff P.* Quantum mechanical hamiltonian models of turing machines (англ.) // Journal of Statistical Physics (англ.) рус.: journal. – 1982. – Vol. 29, No. 3. – P. 515-546. – DOI: 10.1007/BF01342185.
4. D-Wave Announces General Availability of First Quantum Computer Built for Business. – <https://www.dwavesys.com/company/newsroom/press-release/d-wave-announces-general-availability-of-first-quantum-computer-built-for-business/> (дата обращения 15.09.2023).
5. *Dalzell A.M., Harrow A.W., Koh D.E., Placa R.L.L.* How many qubits are needed for quantum computational supremacy? // Quantum. – 2020. – 4, 264. – DOI: 10.48550/arXiv.1805.05224.
6. Патент № 2677119 С1 Российская Федерация, МПК G02F 3/00, G02F 1/095. Полностью оптический логический базис на основе микрокольцевого резонатора: № 2018111870: заявл. 02.04.2018 : опубли. 15.01.2019 / В.В. Шубин, К.И. Балашов; заявитель Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом", Федеральное государственное унитарное предприятие "Российский федеральный ядерный центр - Всероссийский научно-исследовательский институт экспериментальной физики" (ФГУП "РФЯЦ-ВНИИЭФ").
7. *Tamer A.* Moniem All-optical XNOR gate based on 2D photonic-crystal ring resonators // Quantum Electronics. – 2017. – 47 (2). – 169. – DOI: 10.1070/QEL16279.
8. Next generation photonic memory devices are ‘light-written’, ultrafast and energy efficient, 2019. – Режим доступа: <https://www.tue.nl/en/news/news-overview/10-01-2019-next-generation-photonic-memory-devices-are-light-written-ultrafast-and-energy-efficient/> (дата обращения: 15.09.2023).
9. Using light for next-generation data storage, 2018. – Режим доступа: <https://phys.org/news/2018-06-next-generation-storage.html> (дата обращения: 15.09.2023).
10. *Zhang Q., Xia Z., Cheng YB. et al.* High-capacity optical long data memory based on enhanced Young’s modulus in nanoplasmonic hybrid glass composites // Nat Commun. – 2018. – 9 (1). – 1183. – DOI: 10.1038/s41467-018-03589-y.
11. *Гордеев А., Войтович В., Святец Г.* Перспективные фотонные и фононные отечественные технологии для терагерцовых микропроцессоров, ОЗУ и интерфейса со сверхнизким энергопотреблением // Современная электроника. – № 2, 22. – Режим доступа: <https://www.soel.ru/online/perspektivnye-fotonnye-i-fononnye-otechestvennye-tehnologii-dlya-teragertsovykh-mikroprotssorov-o/> (дата обращения: 15.09.2023).
12. *Стариков П.С.* Оптические корреляторы изображений: история и современное состояние // HOLOEXPO 2019: XVI международная конференция по голографии и прикладным оптическим технологиям: Тезисы докладов. – М.: МГТУ им. Н.Э. Баумана, 2019. – С. 82-90.
13. *Lugt A.V.* Signal detection by complex spatial filtering // IEEE Transactions on Information Theory. – April 1964. – Vol. 10, Issue 2. – P. 139-145. – DOI: 10.1109/TIT.1964.1053650.
14. *Henri H. Arsenault, Yunlong Sheng.* An Introduction to Optics in Computers. Vol. 8 of Tutorial texts in optical engineering. – SPIE Press, 1992. – DOI: 10.1117/3.2569178.
15. *Richard V. Stone; Frederick F. Zeise and Peter S. Guilfoyle* "DOC II 32-bit digital optical computer: optoelectronic hardware and software" // Proc. SPIE 1563, Optical Enhancements to Computing Technology, 267 (December 1, 1991). – DOI: 10.1117/12.49689.
16. *Jacob Barhen, Charlotte Kotas, Travis S Humble, Pramita Mitra, Neena Imam, Mark ABuckner, and Michael R Moore.* High performance fit on multicore processors // In 2010 Proceedings of the Fifth International Conference on Cognitive Radio Oriented Wireless Networks and Communications. – IEEE, 2010. – P. 1-6. – DOI: 10.4108/ICST.CROWNCOM2010.9283.
17. *Степаненко С.А.* Интерференционные логические элементы // Доклады Российской академии наук. Математика, информатика, процессы управления. – 2020. – Т. 493. – С. 68-73.
18. *Кузнецова О.В., Сперанский В.С.* Решение задач обработки оптических сигналов без оптоэлектронного преобразования // Телекоммуникация и транспорт. Т-Comm. – 2012. – № 8. – С. 35-39.

19. Xiaoting Wu, Jinping Tian, Rongcao Yang. A Type of All-Optical Logic Gate Base on Graphene Surface Plasmon Polaritons // *Optics Communications*. – 2017. – Vol. 403. – P. 185-192.
20. Papaioannou M., Plum E., Valente J., Rogers E.T.F., Zheludev N.I. All-Optical Multichannel Logic Based on Coherent Perfect Absorption in a Plasmonic Metamaterial // *APL PHOTONICS*. – 2016. – No. 1. 090801. – <https://doi.org/10.1063/1.4966269>.
21. Hussein M.E., Tamer A.Ali, Nadia H.Rafab. New Design of a Complete Set of Photonic Crystals Logic Gates // *Optics Communications*. – 2018. – Vol. 411. – P. 175-181. – DOI: 10.1016/j.optcom.2017.11.043.
22. Степаненко С.А. Фотонная вычислительная машина. Принципы реализации. Оценки параметров // *Доклады Академии наук*. – 2017. – Т. 476, № 4. – С. 389-394. – DOI: 10.1134/S1064562417050234.
23. Левин И.И., Сорокин Д.А., Касаркин А.В. Перспективная архитектура цифровой фотонной вычислительной машины // *Известия ЮФУ. Технические науки*. – 2022. – № 6 (230). – С. 61-71. – ISSN 1999-9429. – DOI: 10.18522/2311-3103-2022-6-61-71.
24. Sorokin D.A., Kasarkin A.V., Podoprigora A.V. Elements of a Digital Photonic Computer // *Supercomputing Frontiers and Innovations*. – 2023. – Vol. 10, No. 2. – P. 62-76. – DOI: <https://doi.org/10.14529/jsfi230205>.
25. Беседин И.В., Дмитренко Н.Н., Каляев И.А., Левин И.И., Семерников Е.А. Семейство базовых модулей для построения реконфигурируемых вычислительных систем со структурно-процедурной организацией вычислений // *Научный сервис в сети Интернет: Труды Всероссийской конференции – МГУ, РГУ, ИВТ РАН, 2006*. – С. 47-49.
26. Каляев И.А., Левин И.И. Реконфигурируемые мультимасштабные вычислительные системы для решения потоковых задач // *Информационные технологии и вычислительные системы*. – 2011. – № 2. – С. 12-22.
27. Kalyaev I.A., Levin I.I., Semernikov E.A., Shmoilov V.I. *Reconfigurable Multipipeline Computing Structures* Published by Nova Science Publishers, Inc. (New York, USA). 2012. – 345 p. – ISBN: 978-1-61942-854-6.
28. НИЦ СЭ и НК. Терциус-2. © Copyright 2004-2018. ООО "НИЦ супер-ЭВМ и нейрокомпьютеров". – <http://superevm.ru/index.php?page=tertsius-2> (дата обращения: 15.09.2023).

## REFERENCES

1. Chernyak L. Zakon Amdala i budushchee mnogoyadernykh protsessorov [Amdahl's Law and the future of multi-core processors], *Otkrytye sistemy. SUBD* [Open Systems. DBMS], 2009, No. 04. Available at: <https://www.osp.ru/os/2009/04/9288815/> (accessed 15 September 2023).
2. Moore Gordon. No Exponential is Forever: But "Forever" Can Be Delayed!, *International Solid-State Circuits Conference (ISSCC), 2003. Session 1. Plenary 1.1. of the IEEE, November 2003*, Vol. 91, No. 11, pp. 1934-1939.
3. Benioff P. Quantum mechanical hamiltonian models of turing machines (англ.) // *Journal of Statistical Physics*, 1982, Vol. 29, No. 3, pp. 515-546. DOI: 10.1007/BF01342185.
4. D-Wave Announces General Availability of First Quantum Computer Built for Business. Available at: <https://www.dwavesys.com/company/newsroom/press-release/d-wave-announces-general-availability-of-first-quantum-computer-built-for-business/> (accessed 15 September 2023).
5. Dalzell A.M., Harrow A.W., Koh D.E., Placa R.L.L. How many qubits are needed for quantum computational supremacy?, *Quantum*, 2020, 4, 264. DOI: 10.48550/arXiv.1805.05224.
6. Shubin V.V., Balashov K.I. Patent № 2677119 C1. Rossiyskaya Federatsiya, MPK G02F 3/00, G02F 1/095. Polnost'yu opticheskiy logicheskiy bazis na osnove mikrokol'tsevogo rezonatora [Patent No. 2677119 C1. Russian Federation, IPC G02F 3/00, G02F 1/095. All-optical logic basis based on a microring resonator: No. 2018111870]: zayavl. 02.04.2018: opubl. 15.01.2019; declared 04/02/2018: publ. 01/15/2019; The applicant is the Russian Federation, on behalf of which the State Atomic Energy Corporation "Rosatom", the Federal State Unitary Enterprise "Russian Federal Nuclear Center - All-Russian Research Institute of Experimental Physics" (FSUE "RFNC-VNIIEF") acts.
7. Tamer A. Moniem All-optical XNOR gate based on 2D photonic-crystal ring resonators, *Quantum Electronics*, 2017, 47 (2), 169. DOI: 10.1070/QEL16279.
8. Next generation photonic memory devices are 'light-written', ultrafast and energy efficient, 2019. Available at: <https://www.tue.nl/en/news/news-overview/10-01-2019-next-generation-photonic-memory-devices-are-light-written-ultrafast-and-energy-efficient/> (accessed 15 September 2023).

9. Using light for next-generation data storage, 2018. Available at: <https://phys.org/news/2018-06-next-generation-storage.html> (accessed 15 September 2023).
10. Zhang Q., Xia Z., Cheng YB. et al. High-capacity optical long data memory based on enhanced Young's modulus in nanoplasmonic hybrid glass composites, *Nat Commun.*, 2018, 9 (1), 1183. DOI: 10.1038/s41467-018-03589-y.
11. Gordeev A., Voytovich V., Svyatets G. Perspektivnye fotonnye i fononnye otechestvennye tekhnologii dlya teragertsovykh mikroprotessorov, OZU i interfeysa so sverkhznizkim energopotrebleniem [Promising photonic and phonon domestic technologies for terahertz microprocessors, RAM and interface with ultra-low power consumption], *Sovremennaya elektronika* [Modern Electronics.], No. 2, 22. Available at: <https://www.soel.ru/online/perspektivnye-fotonnye-i-fononnye-otechestvennye-tekhnologii-dlya-teragertsovykh-mikroprotessorov-o/> (accessed 15 September 2023).
12. Starikov R.S. Opticheskie korrelyatory izobrazheniy: istoriya i sovremennoe sostoyanie [Optical image correlators: history and current state], *HOLOEXPO 2019: XVI mezhdunarodnaya konferentsiya po golografii i prikladnym opticheskim tekhnologiyam: Tezisy dokladov* [HOLOEXPO 2019: XVI International Conference on Holography and Applied Optical Technologies: Abstracts]. Moscow: MGTU im. N.E. Bauman, 2019, pp. 82-90.
13. Lugt A.V. Signal detection by complex spatial filtering, *IEEE Transactions on Information Theory*, April 1964, Vol. 10, Issue 2, pp. 139-145. DOI: 10.1109/TIT.1964.1053650.
14. Henri H. Arsenault, Yunlong Sheng. An Introduction to Optics in Computers. Vol. 8 of Tutorial texts in optical engineering. SPIE Press, 1992. DOI: 10.1117/3.2569178.
15. Richard V. Stone; Frederick F. Zeise and Peter S. Guilfoylev "DOC II 32-bit digital optical computer: optoelectronic hardware and software", *Proc. SPIE 1563, Optical Enhancements to Computing Technology*, 267 (December 1, 1991). DOI: 10.1117/12.49689.
16. Jacob Barhen, Charlotte Kotas, Travis S Humble, Pramita Mitra, Neena Imam, Mark ABuckner, and Michael R Moore. High performance fft on multicore processors, *In 2010Proceedings of the Fifth International Conference on Cognitive Radio Oriented Wireless Networks and Communications*. IEEE, 2010, P. 1-6. DOI: 10.4108/ICST.CROWNCOM2010.9283.
17. Stepanenko S.A. Interferentsionnye logicheskie elementy [Interference logic elements], *Doklady Rossiyskoy akademii nauk. Matematika, informatika, protsessy upravleniya* [Reports of the Russian Academy of Sciences. Mathematics, computer science, management processes], 2020, Vol. 493, pp. 68-73.
18. Kuznetsova O.V., Speranskiy V.S. Reshenie zadach obrabotki opticheskikh signalov bez optoelektronogo preobrazovaniya [Solving problems of processing optical signals without optoelectronic conversion], *Telekommunikatsiya i transport. T-Comm* [Telecommunication and transport. T-Comm], 2012, No. 8, pp. 35-39.
19. Xiaoting Wu, Jinping Tian, Rongcao Yang. A Type of All-Optical Logic Gate Base on Graphene Surface Plasmon Polaritons, *Optics Communications*, 2017, Vol. 403, pp. 185-192.
20. Papaioannou M., Plum E., Valente J., Rogers E.T.F., Zheludev N.I. All-Optical Multichannel Logic Based on Coherent Perfect Absorption in a Plasmonic Metamaterial, *APL PHOTONICS*, 2016, No. 1. 090801. Available at: <https://doi.org/10.1063/1.4966269>.
21. Hussein M.E., Tamer A.Ali, Nadia H.Rafab. New Design of a Complete Set of Photonic Crystals Logic Gates, *Optics Communications*, 2018, Vol. 411, pp. 175-181. DOI: 10.1016/j.optcom.2017.11.043.
22. Stepanenko S.A. Fotonnaya vychislitel'naya mashina. Printsipy realizatsii. Otsenki parametrov [Photonic computer. Implementation principles. Parameter estimates], *Doklady Akademii nauk* [Reports of the Academy of Sciences], 2017, Vol. 476, No. 4, pp. 389-394. DOI: 10.1134/S1064562417050234.
23. Levin I.I., Sorokin D.A., Kasarkin A.V. Perspektivnaya arkhitektura tsifrovoy fotonnoy vychislitel'noy mashiny [Promising architecture of a digital photonic computing machine], *Izvestiya YuFU. Tekhnicheskie nauki* [Izvestiya SFedU. Engineering Sciences], 2022, No. 6 (230), pp. 61-71. ISSN 1999-9429. DOI: 10.18522/2311-3103-2022-6-61-71.
24. Sorokin D.A., Kasarkin A.V., Podoprigora A.V. Elements of a Digital Photonic Computer, *Supercomputing Frontiers and Innovations*, 2023, Vol. 10, No. 2, pp. 62-76. DOI: <https://doi.org/10.14529/jsfi230205>.
25. Besedin I.V., Dmitrenko N.N., Kalyaev I.A., Levin I.I., Semernikov E.A. Semeystvo bazovykh moduley dlya postroeniya rekonfiguriruemyykh vychislitel'nykh sistem so strukturno-protsedurnoy organizatsiey vychisleniy [A family of basic modules for building reconfigurable computing systems with a structural and procedural organization of calculations ], *Nauchnyy*

- servis v seti Internet: Tr. Vserossiyskoy konferentsii – MGU, RGU, IVT RAN, 2006* [Scientific service on the Internet: Proceedings of the All-Russian Conference - Moscow State University, Russian State University, ICT RAS, 2006], pp. 47-49.
26. *Kalyaev I.A., Levin I.I. Rekonfiguriruyemye multikonveyernye vychislitel'nye sistemy dlya resheniya potokovykh zadach* [Reconfigurable multi-pipeline computing systems for solving streaming problems], *Informatsionnye tekhnologii i vychislitel'nye sistemy* [Information technologies and computing systems], 2011, No. 2, pp. 12-22.
27. *Kalyaev I.A., Levin I.I., Semernikov E.A., Shmoilov V.I. Reconfigurable Multipipeline Computing Structures* Published by Nova Science Publishers, Inc. (New York, USA). 2012, 345 p. ISBN: 978-1-61942-854-6.
28. NITS SE i NK. Tertsius-2. © Copyright 2004-2018. ООО "NITS super-EVM i neyrokomp'yuterov" [Research Center for SE and NK. Tertsius-2. © Copyright 2004-2018. LLC "Research Center for Super-Computers and Neurocomputers"]. Available at: <http://superevm.ru/index.php?page=tertsius-2> (accessed 15 September 2023).

Статью рекомендовал к опубликованию д.т.н. Ю.А. Кравченко.

**Левин Илья Израилевич** – Южный федеральный университет; e-mail: [iilevin@sfedu.ru](mailto:iilevin@sfedu.ru); г. Таганрог, Россия; тел.: +78634361608; зав. кафедрой интеллектуальных и многопроцессорных систем; д.т.н.; профессор.

**Сорокин Дмитрий Анатольевич** – НИЦ супер-ЭВМ и нейрокомпьютеров; e-mail: [jotun@inbox.ru](mailto:jotun@inbox.ru); г. Таганрог, Россия; тел.: +79508668253; начальник отдела; к.т.н.

**Касаркин Алексей Викторович** – e-mail: [kav589@mail.ru](mailto:kav589@mail.ru); тел.: +79045065636; научный сотрудник; к.т.н.

**Levin Ilya Izrailevich** – Southern Federal University, Taganrog, Russia; e-mail: [iilevin@sfedu.ru](mailto:iilevin@sfedu.ru); Taganrog, Russia; phone: +78634361608; head of department; dr. of eng. sc.; professor.

**Sorokin Dmitriy Anatolyevich** – Supercomputers and Neurocomputers Research Center; e-mail: [jotun@inbox.ru](mailto:jotun@inbox.ru); Taganrog, Russia; phone: +79508668253; chief of department; cand. of eng. sc.

**Kasarkin Alexey Viktorovich** – e-mail: [kav589@mail.ru](mailto:kav589@mail.ru); phone: +79045065636; research scientist; cand. of eng. sc.

УДК 621.396.96:551

DOI 10.18522/2311-3103-2023-6-162-178

**В.Т. Лобач, А.Н. Бакуменко**

### **ОЦЕНКА ИНТЕНСИВНОСТИ ФЛУКТУАЦИЙ НАПРЯЖЕНИЯ ОТРАЖЕННОГО СИГНАЛА ПРИ МАЛЫХ НЕРОВНОСТЯХ ОТРАЖАЮЩЕЙ МОРСКОЙ ПОВЕРХНОСТИ**

*Работа посвящена исследованиям отражений электромагнитных полей от поверхностей, удовлетворяющих ограничениям метода Кирхгофа. Анализ известных в области дифракции волн работ позволяет сделать вывод о том, что решения задач дифракции волн статистически неровными поверхностями в той или иной мере упрощается принятием упрощающих гипотез. Среди основных упрощений следует назвать: ограничение площадок облучения и, как следствие, фиксация амплитудных множителей интегрируемых выражений, отказ от учета изменчивости локальных значений коэффициента отражения Френеля, решение однопозиционной задачи дифракции волн в условиях совмещения точек излучения и приема, изотропный характер пространственной структуры отражающей поверхности. В работе решается задача оценки интенсивности флуктуаций напряжения радиолокационного сигнала, отраженного мелкомасштабной взволнованной морской поверхностью, без принятия перечисленных упрощающих гипотез. На основе общего решения для полей рассеяния основных поляризацій, полученных в рамках метода Кирхгофа, анализируются аналитические решения для интенсивности флуктуаций комплексной амплитуды*