PROCESSING OF DATA NETWORK STREAMS IN RECONFIGURABLE COMPUTING SYSTEMS
Abstract
In the paper the author considers applicability of a “pipeline-in-pipeline” method for the tasks of network data flow real-time processing. Owing to the method, it is possible to minimize hardware costs, if recursive algorithms are used: for example, for tasks of encryption or reduc-tion of network traffic. In this case, new data cannot be processed, until the result of previous data processing is received. The classical solution implies concurrent use of several devices, each of which processes its own dataflow independently. The “pipeline-in-pipeline” method allows using a single device for processing, which receives independent data from concurrent flows. However, such solution is efficient only for network packets of the same size. We have suggested a modification of the method, which can provide real-time processing of different size data packets. Network data transfer protocols require keeping of packets sequence order. A standard solution implies use of a dispatcher, which optimizes filling of input data buffers and additional buffers after the processing device, synchronizing the packets. For reduction of hardware costs, we have suggested an alternative solution, which implies use of the same memory for initial and processed data. Network packets are sent to special blocks, which areconnected sequentially and which consist of dual-port memory and a unit of data flows and memory state control. We also suggest using of reserve units to exclude the situation of memory overflow. We have estimated the minimum hardware costs of FPGA for the tasks of network packets processing with the help of recursive algorithms at the rate of 10 Gb/sec. Analysis of results has proved efficiency of the suggested method in comparison with existing solutions. So, it is possible to increase the maximum data processing rate in more than 2.5 times for the speci-fied hardware recourse. We recommend to use the suggested modification of the “pipeline-in-pipeline” method for tasks of data encryption and reduction in high-speed computer networks.
References
2. Таненбаум Э., Остин Т. Архитектура компьютера. – 6-е изд. – СПб.: Питер, 2013. – 816 с.
3. Таненбаум Э., Уэзеролл Д. Компьютерные сети. – 5-е изд. – СПб.: Питер, 2012. – 960 с.
4. Разработка и исследование метода повышения скорости передачи данных в мультисер-висных сетях на основе стека протоколов TCP/IP. – Режим доступа: https://www.dissercat.com/content/razrabotka-i-issledovanie-metoda-povysheniya-skorosti-peredachi-dannykh-v-multiservisnykh-se (дата обращения: 09.03.2018).
5. Некоторые аспекты высокоскоростной обработки трафика. – Режим доступа: http://lib.tssonline.ru/articles2/fix-op/nekotorye-aspekty-vysokoskorostnoy-obrabotki-trafika (дата обращения: 03.02.2018).
6. Взгляд в недра пакетов. https://www.osp.ru/lan/2012/09/13017526/ (дата обращения: 09.03.2018).
7. Руслан Смелянский (ЦПИКС) о будущем компьютерных сетей. – Режим доступа: https://sk.ru/news/b/press/archive/2012/11/07/ruslan-smelyanskiy-_2800_cpi-ks_2900_-o-buduschem-kompyuternyh-setey.aspx (дата обращения: 11.03.2018).
8. ASIC, как много в этом звуке. – Режим доступа: https://nag.ru/articles/reviews/15583/asic-kak-mnogo-v-etom-zvuke.html (дата обращения: 11.02.2018).
9. ASIC basics tutorial. – Режим доступа: http://www.radio-electronics.com/info/data/semicond/ asic/asic.php (дата обращения: 03.02.2018).
10. Гузик В.Ф., Каляев И.А., Левин И.И. Реконфигурируемые вычислительные системы: учеб. пособие / под общ. ред. И.А. Каляева. – Ростов-на-Дону: Изд-во ЮФУ, 2016. – 472 с.
11. Каляев И.А., Левин И.И., Семерников Е.А., Шмойлов В.И. Реконфигурируемые мульти-конвейерные вычислительные структуры. – 2-е изд., перераб. и доп. / под общ. ред. И.А. Каляева. – Ростов-на-Дону: Изд-во ЮНЦ РАН, 2009. – 344 с.
12. Дордопуло А.И. Каляев И.А., Левин И.И., Семерников Е.А. Семейство многопроцессор-ных вычислительных систем с динамически перестраиваемой архитектурой // Матер. научно-технической конференции «Многопроцессорные вычислительные и управляю-щие системы». – Таганрог, 2007. – С. 11-17.
13. Каляев И.А., Левин И.И., Семерников Е.А., Дордопуло А.И. Реконфигурируемые вычис-лительные системы на основе ПЛИС семейства VERTEX-6 // Тр. международной науч-ной конференции «Параллельные вычислительные технологии (ПАВТ’2011)». – 2011. – С. 203-211.
14. Обзор задач и методов их решения в области классификации сетевого траффика. – Ре-жим доступа: https://cyberleninka.ru/article/v/obzor-zadach-i-metodov-ih-resheniya-v-oblasti-klassifikatsii-setevogo-trafika (дата обращения: 10.02.2018).
15. Вирт Н. Алгоритмы и структуры данных. – М.: Мир, 1989. – 360 с.
16. Ватолин Д., Ратушняк А., Смирнов М., Юкин В. Методы сжатия данных. Устройство архиваторов, сжатие изображений и видео. – М.: ДИАЛОГ-МИФИ, 2002. – 384 с.
17. Шнайер Б. Прикладная криптография. Протоколы, алгоритмы, исходные тексты на язы-ке Си. – М.: Триумф, 2002. – 816 с.
18. Гаммирование с обратной связью. – Режим доступа: https://studfiles.net/preview/306576/ page:6/ (дата обращения: 23.04.2018).
19. Метод операционно-графового описания одновременных вычислений для многопроцес-сорных систем // Матер. Международной научно-технической конференции «Много-процессорные вычислительные и управляющие системы – 2007». – Таганрог: Изд во ТТИ ЮФУ, 2007. – Т. 1. – С. 278-284.
20. Kintex-7 FPGA Product Table. – Режим доступа: https://www.xilinx.com/support/ documen-tation/selection-guides/7-series-product-selection-guide (дата обращения: 14.11.2018).